一种将FPGA硬件描述语言VHDL转化为普通Petri网的方法

摘要

本发明一种将FPGA硬件描述语言VHDL转换为普通Petri网的方法，针对编译好的VHDL程序，得到输入输出之间的逻辑关系，将输入输出之间的逻辑关系式化简为V2P布尔表达式，将V2P布尔表达式变形，利用变形后的布尔表达式转换为普通Petri网；本发明提供了VHDL程序的建模方法，是FPGA硬件描述语言VHDL的仿真和验证的有力工具。