基于FPGA的H.264视频解码IP核的设计与实现

摘要

人们对视讯业务的需求日益增多，使得新一代视频压缩编码标准H.264得到广泛应用，但其高度复杂的算法也对处理器的速度和灵活性提出了更高的要求，综合了ARM，DSP和ASIC三者优势于一体的SOPC技术无疑将会在高清视频通信领域得到广泛应用。
　　 根据H.264解码算法的运算特点，本论文提出了利用Altera公司提供的FPGA硬核和NiosⅡ软核相结合的SOPC设计方案。其中NiosⅡ软核负责解析运算量较少的宏块层之上的句法元素，而运算量巨大的宏块层解码则交给基于FPGA高效并行结构的硬件IP核实现，该IP核通过Avalon接口与NiosⅡ软核进行通信。
　　 文中深入分析了H.264的关键改进技术和编码比特流的数据格式，详细介绍了整体的解码流程和宏块解码过程中所涉及到的一些功能模块的硬件设计方案，主要包括预处理模块，帧内预测模块，CAVLC熵解码和反量化反DCT变换模块。同时，给出了针对各模块的算法特点提出的相应改进方案，如针对帧内预测模式繁多提出的统一运算模型，又如改善CAVLC熵解码遍历查表的优化算法和反量化反DCT变换模块的全流水线并行运算结构等。这些改进算法都大大改善了系统的执行效率。整个系统设计已在Altera公司提供的NiosⅡ开发板上实现并通过功能验证，结果表明基于SOPC技术设计的H.264解码器在速度，成本，灵活性和功能扩展性等方面都具有独特的优势，如能将其进一步优化，形成一个成熟的H.264专用解码芯片，则市场前景将会非常广阔。

目录

文摘

英文文摘

第1章 绪论

1.1 研究背景

1.2 商业产品中H.264的应用现状

1.3 研究目的和意义

1.4 论文的安排

第2章 H.264关键技术分析与系统总体方案设计

2.1 H.264视频编解码标准简介

2.1.1 H.264的改进技术

2.1.2 H.264的档次和级

2.2 H.264解码算法分析

2.3 H.264编码比特流数据结构分析

2.3.1 H.264的视频格式

2.3.2 H.264的编码格式

2.3.3 H.264句法元素的分层结构

2.4 H.264.解码算法总体方案设计

2.5 本章小结

第3章 预处理模块的设计与实现

3.1 宏块头句法元素解析

3.2 指数哥伦布编码原理简介

3.3 预处理模块硬件设计

3.3.1 预处理模块工作流程图

3.3.2 预处理模块的硬件结构图

3.4 本章小结

第4章 帧内预测模块的设计与实现

4.1 帧内预测原理

4.2 帧内预测硬件设计

4.2.1 帧内预测解码流程分析

4.2.2 帧内预测解码硬件设计

4.3 综合仿真结果

4.4 本章小结

第5章 熵解码模块的设计与实现

5.1 CAVLC熵解码原理

5.2 CAVLC熵解码硬件电路设计

5.3 查表算法的优化

5.4 综合仿真结果

5.5 本章小结

第6章 变换系数解码模块的设计与实现

6.1 变换系数解码原理

6.2 DCT反变换与反量化算法原理

6.3 变换系数解码硬件设计

6.3.1 反量化模块硬件设计

6.3.2 反变换模块硬件设计

6.4 综合设计及仿真结果

6.5 本章小结

第7章 基于SOPC的实际系统验证

7.1 系统验证平台简介

7.2 系统验证平台的构建

7.3 系统性能分析

7.4 本章小结

结论

参考文献

攻读硕士学位期间发表的论文和取得的科研成果

致谢