GPS接收机中频处理平台抗干扰技术研究

摘要

GPS是目前应用最为广泛的导航定位系统,随着电磁环境的日益复杂,对GPS接收机抗干扰技术的研究也越来越受到人们的重视。
　　 对GPS接收机抗干扰技术的研究主要有两方面,一是对抗干扰算法进行改进,使其能够完成微弱GPS信号的捕获,跟踪,导航解算等。另一方面则是对GPS接收机的硬件系统进行性能上的优化,通过合理的电路设计以及对高性能采样方案和数字处理方案的设计来增加GPS接收机接收信号的动态范围,提高其抗干扰性能。本课题重点研究后者。
　　 本文首先对高速数字系统的设计理论进行了介绍,分析了采样时钟抖动对高性能数字系统信噪比的影响以及采样时钟源的相位噪声与时钟抖动之间的转换关系。同时对中频采样前端驱动电路的设计进行了研究。
　　 其次,本文重点研究了GPS接收机中频处理平台的设计方法,分别对模拟通道模块、采样模块、时钟模块、数据处理模块、电源模块进行了详细的分析,根据系统要求进行了芯片选型,并设计出具体电路。
　　 然后,将高性能PCB设计方法应用到本系统的硬件开发中,对系统中的重要信号的线宽,线间距等进行阻抗匹配的要求。同时以尽量减小板级噪声为目标,进行PCB设计。在完成硬件设计的基础上,对系统的时钟性能,电源模块性能进行了测试。
　　 最后,对GPS接收机中频抗干扰算法进行了研究。为了提高数据处理单元的并行度,将DLMS算法实现在FPGA器件中。根据仿真结果,完成基于FPGA的对称结构定点DLMS数字滤波器的设计。