单比特信号处理技术在时延估计中的应用研究

摘要

宽带信号的时延估计是信号处理领域中的一个基本问题，在水声测距技术中有重要的应用。通常采用A/D转换器对接收信号进行量化，转换为多比特的数字信号，再使用处理器进行拷贝相关运算，进一步得到时延估计结果。这种方法需要进行多次乘累加计算，需要处理器内部具有硬件乘法器，硬件规模复杂。而单比特量化信号处理技术，则是将接收信号为量化为单比特的数字信号，在运算时不需要进行多位乘法运算，可显著降低处理器硬件规模。论文研究了一种基于delta-sigma调制的单比特信号处理技术，将单比特量化信号直接在时域进行拷贝相关运算，显著降低了单点计算量。论文主要内容如下:
　　首先，论文通过理论研究和实验仿真，针对水声测距中使用的LFM信号和CW信号，对单比特相关器和多比特相关器的时延估计结果进行了对比分析，并对单比特量化时过采样率、阶数对量化噪声的影响进行了仿真分析。
　　然后，为了验证单比特相关器的试验估计性能，以FPGA作为处理器，设计了相应硬件验证平台，设计了各个模块的具体电路结构。随后，论文使用FPGA开发环境编写了相应的单比特相关器与多比特相关器的程序，着重分析了单比特量化和多比特量化信号拷贝相关算法实现过程中的资源、功耗对比。对于多比特量化信号，进行相关算法的时候，八位或十六位乘法需要庞大的硬件资源，而对单比特量化信号，每次相关运算时仅需一位数的乘法运算，可节省大量乘法器资源。在不损失时延估计精度的前提下，论文采用的单比特信号处理技术运用较高的运算频率，以一种“时间换空间”的思想达到降低计算复杂度的目的。
　　最后，采用设计的硬件验证平台，以LFM信号为输入信号，经单比特ADC和多比特ADC量化后，分别进行相关运算，将结果通过DAC输出。经硬件验证后证明，单比特相关器的运算结果正确，通过降低硬件规模可显著降低系统功耗。并对千岛湖湖上试验数据进行单比特相关处理分析，验证了单比特信号处理技术在实际条件下的可行性。

目录

声明

摘要

第1章绪论

1．1论文来源及背景

1．2国内外发展动态

1．2．1单比特相关器技术

1．2．2基于FPGA的数字信号处理技术

1．3论文章节内容安排

第2章单比特信号处理技术理论分析

2．1水声测距基本原理

2．1．1匹配滤波与脉冲压缩

2．1．2模糊度函数与分辨率

2．1．3相位匹配与失配

2．2．1单比特相关器

2．2．2基于LFM信号的单比特相关器仿真实例

2．2．3噪声对于单比特相关器的性能影响仿真

2．3过采样技术与噪声整形技术

2．4单比特量化参数对于量化噪声的影响

2．5本章小结

第3章时延估计系统硬件电路设计

3．1硬件平台实施方案设计

3．2．1 FPGA器件选型

3．2．2 16bit ADC芯片器件选型

3．2．3 Delta-sigma ADC芯片器件选型

3．2．4 DAC芯片及其他器件选型

3．3系统硬件设计

3．3．1电源模块电路设计

3．3．2模数转换、数模转换电路设计

3．3．3 FPGA外围电路设计

3．4本章小结

第4章单／多比特量化信号拷贝相关程序设计与实现

4．1设计概述

4．2 FPGA逻辑模块设计

4．2．1 多比特ADC采样控制模块设计

4．2．2单比特ADC采样控制模块设计

4．2．3 DAC信号生成模块设计

4．2．4单比特相关算法模块设计

4．2．5多比特相关对比算法模块设计

4．3本章小结

第5章系统功能验证

5．1供电测试和系统功耗

5．2硬件电路功能验证

5．2．1单比特数据采样模块功能验证

5．2．2多比特数据采样模块功能验证

5．2．3单比特相关算法模块功能验证

5．2．4多比特相关算法模块功能验证

5．3湖试数据处理

5．4本章小结

结论

参考文献

攻读硕士学位期间发表的论文和取得的科研成果

致谢

附录