WCDMA干扰抵消直放站的研究及其FPGA实现

摘要

随着无线通信技术的快速发展,直放站由于其低投入、低成本、较短的建设周期和较好的网络质量等优点,已经被广泛用于无线网络中的扩展覆盖区和填补信号弱区盲区。但直放站应用的一大缺陷是严重的同频干扰,本文将自适应干扰抵消技术应用到WCDMA无线直放站,正是为了减小同频干扰造成的自激。
　　 本文首先简单概述了几种常用的自适应干扰抵消算法,并对算法性能进行了Matlab仿真,结合算法收敛速率和算法计算复杂度,以及信号实时高速处理的需要,本文选择了DLMS算法作为AIC直放站的干扰抵消算法。其次详细介绍和仿真了基于CAZAC序列的AIC直放站,且将重定时技术引入到DLMS滤波器结构变换中,对插入的延时进行重分配,以提高直放站系统的信号处理速率。然后按照FPGA系统级设计的步骤,在Simulink平台上搭建了AIC系统,接着详细介绍了自适应干扰抵消的硬件设计,利用System Generator生成了可执行的硬件代码。考虑到硬件资源的消耗,将折叠技术应用到自适应滤波器以进行硬件复用,节省硬件资源。最后在实际硬件平台上对本文设计进行了测试。测试结果表明,本设计中直放站自激消除度约等于30dB,EVM值为9.23％,采用重定时技术后,系统处理速率从26.190MHz提高到120.063MHz,而采用折叠技术后,明显减少了系统硬件资源的消耗。