传感器SoC芯片的数字电路低功耗与可测试验证设计

摘要

随着消费电子产品向高性能、便携式应用的不断发展，要求其核心器件即系统芯片需要满足低功耗设计要求。本文针对物联网应用项目的一款无线传感SoC芯片设计进行分析，研究相应的低功耗设计及其可测性设计技术。
　　 论文首先从CMOS集成电路功耗产生的原理出发，阐述目前大规模集成电路低功耗设计的相关技术及其研究进展，分别就基于电源管理与时钟管理两种低功耗设计的基本方法和技术路线进行具体介绍。为了说明我们实现对无线传感SoC低功耗设计的合理性和可靠性，本文还介绍了基于扫描链结构的低功耗可测试性设计方法。最后，我们在无线传感SoC原始设计的基础上，利用0.18um工艺库参考UPF低功耗设计流程完成了该SoC芯片的低功耗和可测试设计，并进行相应的分析和验证。论文工作的主要成果体现在:
　　 (1)通过芯片低功耗原理分析，建立基于时钟控制和电源控制的低功耗设计方法及技术流程，给出适合于传感器SoC芯片的低功耗设计解决方案，并设计出相应的功耗管理与控制电路模块。
　　 (2)针对芯片低功耗设计有效性问题，给出基于内建自测试扫描链结构的可测性设计方案，并采用测试矢量优化技术实现芯片低功耗设计的分析验证。
　　 (3)采用基于UPF的低功耗设计流程，完成传感器SoC芯片低功耗设计的验证、逻辑综合和物理版图设计，使芯片功耗满足应用要求。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 关键技术及其研究进展

1．2．1 时钟管理低功耗技术

1．2．2 电源管理低功耗技术

1．2．3 低功耗设计可测性技术

1．3 主要研究内容

1．4 章节安排

第二章 SoC低功耗原理与设计方法

2．1 CMOS集成电路功耗

2．1．1 动态功耗

2．1．2 静态功耗

2．2 低功耗电路的设计方法

2．2．1 时钟管理技术

2．2．2 电源管理技术

2．3 低功耗验证设计与实现

2．3．1 设计验证

2．3．2 逻辑综合

2．3．3 物理实现

2．4 本章小结

第三章 低功耗设计时钟管理技术

3．1 时钟管理技术

3．1．1 门控时钟技术

3．1．2 时钟关断技术

3．1．3 动态时钟频率可调技术

3．2 芯片的时钟管理方案设计

3．2．1 时钟管理方案设计

3．2．2 时钟管理的验证

3．2．3 时钟管理的综合

3．3 实验结果与分析

3．4 本章小结

第四章 低功耗设计电源管理技术

4．1 低功耗标准单元库

4．1．1 门控电源单元

4．1．2 电平转换单元

4．1．3 信号隔离单元

4．1．4 保持寄存器

4．2 芯片的电源管理方案设计

4．2．1 电源门控的实现

4．2．2 电源区域的划分

4．2．3 控制电路的设计

4．2．4 功耗意图的描述

4．3 芯片的电源管理方案的验证

4．3．1 功能验证

4．3．2 形式验证

4．4 实验结果与分析

4．5 本章小结

第五章 低功耗的可测性设计与实现

5．1 可测性设计的基本原理

5．1．1 芯片的测试功耗

5．1．2 内建自测电路结构

5．1．3 测试矢量生成

5．2 可测性设计的低功耗优化方法

5．2．1 门控测试电路节点

5．2．2 测试资源合理划分

5．2．3 测试矢量优化

5．3 低功耗的可测性设计实现

5．3．1 低功耗的扫描电路的设计

5．3．2 可测性扫描链设计的综合

5．3．3 可测性设计的功耗分析

5．4 本章小结

第六章 传感SoC芯片的低功耗设计实现

6．1 低功耗的无线传感SoC设计

6．1．1 无线传感SoC架构

6．1．2 低功耗方案设计

6．2 低功耗设计的物理实现

8．2．1 基于UPF的逻辑综合

6．2．2 低功耗设计的布局布线

6．3 版图级的低功耗设计优化

6．4 本章小结

第七章 总结与展望

7．1 工作总结

7．2 工作展望

参考文献

致谢