Waran Res. Found., Chennai;
microprocessor chips; simulated annealing; ground plane model; ground voltage gradient; heterogeneous core architectures; multiprocessor chip; nonuniform RLC interconnect grid; simulated annealing optimization; voltage distribution; Ground Bounce Elimination; Ground Plane; Non-Uniform Grid Ground Plane;
机译:模拟控制平面损耗对光突发交换核心节点性能的影响
机译:地平面尺寸和天线位置在建立地平面相关天线性能中的意义
机译:10纳米超薄BOX(UTBOX)和接地层对32纳米及以下节点的FDSOI器件的影响
机译:高性能节点的非均匀网格基准平面模型:异构芯对地面电压梯度的影响
机译:探地雷达中非均匀地面特性的色散的有限时域建模。
机译:中国广东省电离层梯度对地面增强系统(GBAS)数据的影响评估
机译:用单相接地故障用补偿中性进行建模中等电压电网的操作