机译:具有后处理电子注入方案的6T-SRAM,可以精确定位并同时修复干扰,从而使读取延迟减少了57%,读取能量减少了31%
机译:紧凑型低VDDmin 6T SRAM,采用双分裂控制辅助方案,提高了单元稳定性,读取速度和写入余量
机译:具有0.3位以下面积的L型7T SRAM,具有读位线摆动扩展方案,该方案基于增强型读位线,非对称V $ _ {rm TH} $读端口和偏置单元VDD偏置技术
机译:6T SRAM具有载流子注射方案,以确定和修复失败,以达到57%的速度,读取能量降低31%
机译:用于低VMIN IOT和认知应用的6T FinFET SRAM中的多个组合写入外设助攻