Graduate Institute of Electronics Engineering National Taiwan University;
Department of Electrical Engineering National Taiwan University;
Graduate Institute of Electronics Engineer;
Logic gates; TFETs; Electric fields; Tunneling; Ions; Very large scale integration; Performance evaluation;
机译:利用外延隧道层隧道FET结构抑制低电场的带间隧穿,进行能带工程以改善平均亚阈值摆幅
机译:在0.3 V工作电压下平均亚阈值摆幅小于60 mV / decade的平面单栅Si隧道FET的仿真
机译:具有$ leq 50 $ -mV / decade亚阈值摆幅的CMOS兼容垂直硅纳米线栅极全能p型隧道FET
机译:一种新型垂直隧道FET的带带隧道隧道与栅极电场对齐,平均为28 MV /十年的SS
机译:III-V垂直隧道场效应晶体管,隧道与栅极字段对齐
机译:基于GaMnAs的垂直自旋金属氧化物半导体场效应晶体管中的侧栅电场引起的大电流调制和隧穿磁阻变化
机译:Si上的垂直Inas / Gaassb / Gasb隧道隧穿场效应晶体管与S = 48 mV /十年,I