机译:具有$ leq 50 $ -mV / decade亚阈值摆幅的CMOS兼容垂直硅纳米线栅极全能p型隧道FET
Institute of Microelectronics, A*STAR (Agency for Science, Technology and Research) , Singapore;
CMOS technology; gate all around (GAA); steep subthreshold slope; subthreshold swing (SS); top–down; tunneling field-effect transistor (TFET); vertical silicon nanowire (SiNW);
机译:在0.3 V工作电压下平均亚阈值摆幅小于60 mV / decade的平面单栅Si隧道FET的仿真
机译:电荷耦合的MIS(p)隧道晶体管上的栅氧化层局部变薄机制引起的60mV /十年以下阈值摆幅
机译:具有原位掺杂单晶锗源的硅隧道场效应晶体管,可实现低于60 mV /十年的亚阈值摆幅。
机译:GeSnOI衬底上的第一个GeSn全能栅极纳米线P-FET,沟道长度为20 nm,亚阈值摆幅为74 mV /十倍
机译:优化铁电纳米线FET,用于子60mV /十年子阈值斜率
机译:P型门 - 全面硅纳米线MOSFET的低温传输特性
机译:1D断裂隧道晶体管,具有类似mOsFET的导通电流和低于60mV / dec的亚阈值摆幅