Department of Computer Engineering, Case Western Reserve Univ., Cleveland, Ohio;
Department of Electrical and Computer Engineering, University of Tehran, Tehran, Iran;
机译:RTL结构延迟分析中的错误路径排除
机译:时滞变化下虚假路径检测的统计生存力分析
机译:n路径真延迟电路的分析与设计
机译:基于RTL的数据路径控制器设计的延迟分析中的错误路径排除
机译:基于相对时序的验证和设计,以及对延迟不敏感的信号路径建模以及在现场可编程门阵列中的应用。
机译:存在延迟治疗效果的临床试验设计与分析
机译:基于RTL的数据路径控制器设计延迟分析中的虚假路径排除