首页> 外文会议>Proceedings of the 24th International Conference Mixed Design of Integrated Circuits and Systems >Simulation framework for barrier lowering in Schottky barrier MOSFETs
【24h】

Simulation framework for barrier lowering in Schottky barrier MOSFETs

机译:肖特基势垒MOSFET的势垒降低仿真框架

获取原文
获取原文并翻译 | 示例

摘要

In this paper we present a simulation framework to account for the Schottky barrier lowering models in SB-MOSFETs within the Synopsys TCAD Sentaurus tool-chain. The improved Schottky barrier lowering model for field emission is considered. A strategy to extract the different current components and thus predict accurately the on- and off-current regions are adressed.
机译:在本文中,我们提供了一个模拟框架,以说明Synopsys TCAD Sentaurus工具链中SB-MOSFET中的肖特基势垒降低模型。考虑了用于场发射的改进的肖特基势垒降低模型。提出了一种提取不同电流分量从而准确预测通断电流区域的策略。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号