AES; Encryption; ASIC; Digital Architecture;
机译:用于8位流密码的高效集成AES密码处理器架构
机译:高效寄存器重命名架构,用于8位AES DataPath,在16-NM FinFET中为0.55 PJ /位
机译:使用8位和32位数据路径优化的低功耗AES,适用于小型物联网(loT)
机译:紧凑的8位AES加密处理器
机译:末端感应电感耦合等离子体原子发射光谱仪(ICP-AES)和直接样品插入电感耦合等离子体原子发射光谱仪(DSI-ICP-AES)的研究。
机译:具有组密钥支持的统一紧凑型ECC-AES协处理器对无线传感器网络中的IoT设备提供支持
机译:45nm技术的256位密钥AES加密处理器的低功耗ASIC实现