Power Efficient Embedded Processor; Power Optimization; Energy Efficient Design; Low-Power Architecture and low -power design;
机译:低功耗嵌入式系统的内存访问感知数据迁移技术
机译:纳米级静态随机存取存储器中降低泄漏功率的测试技术设计
机译:纳米级静态随机存取存储器中降低泄漏功率的测试技术设计科学出版物
机译:内存访问级删除技术可动态降低嵌入式CPU的功耗
机译:编译器控制的动态电压和频率缩放,可降低CPU功耗和能耗。
机译:基于低功率移动CPU的人工腿控制嵌入式系统的承诺
机译:纳米级静态随机存取存储器漏电功率降低测试技术设计
机译:测试TRW的CpUaX signalprocessing superchip的单端口随机存取存储器(1pRam)模块