Automatischer Entwurf des Power-Down-Netzwerks fur Analogschaltungen

摘要

Der Power-Down-Modus analoger Schaltungen wird durch zusatzlich eingefugte Transistoren implementiert, welche die Ruhestrome der Schaltung abschalten, falls diese gerade nicht fur den Systembetrieb benotigt wird. Dadurch nimmt die Schaltung in diesem Modus keine Leistung auf. In dieser Arbeit wird eine Methode vorgestellt, welche den Power-Down-Modus einer Schaltung drei Entwurfsstrategien folgend automatisch konstruiert. Experimentelle Ergebnisse fur einen voll-differentiellen Operationsverstarker mit Common Mode Feedback werden gezeigt.