integrated circuit design; integrated circuit noise; leakage currents; logic gates; low-power electronics; nanotechnology; circuit noise margins; leakage current; leakage reduction techniques; low power design; pin reordering; power sensitive technology mapping tools; reverse body biasing; size 32 nm; size 45 nm; size 65 nm; stack forcing; subthreshold leakage; technology scaling; threshold voltage transistors;
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:使用Cadence工具实现减少泄漏技术的技术扩展
机译:FinFET技术的新型减少泄漏技术及其应用
机译:技术缩放对渗漏技术的影响
机译:技术规模对减少泄漏技术的影响。
机译:利用定向球囊技术提高经皮椎体后凸成形术治疗骨质疏松性椎体压缩性骨折并减少骨水泥渗漏的有效性
机译:技术扩展对减少泄漏技术的影响