HEVC; Motion Estimation; SAD architecture;
机译:HEVC视频编码全搜索可变块大小运动估计的VLSI架构
机译:用于H.264 / AVC中可变块大小运动估计的并行改进的HDTV720p定向传播部分SAD架构
机译:基于JND模型的HEVC感知感知视频编码方案,用于可变块大小变换核
机译:HEVC视频编码中用于可变块大小运动估计的高速SAD架构
机译:一种用于帧间视频编码的新颖的基于块的运动估计算法和体系结构。
机译:通过利用具有主导运动和显着特征的区域来开发HEVC视频编码标准中的快速模式决策
机译:可变块大小视频运动估计的VLSI架构