SAR ADC; Digital background calibration; DAC mismatch; Bit weight; Sub-binary redundancy;
机译:具有粗略基准ADC加速度的SAR ADC的IRD数字本底校准
机译:基于γ估计的C-C SAR-ADC寄生电容对转换误差的数字校准算法
机译:1.6-GS / S 12.2-MW七/八路分频时间交错的SAR ADC,实现54.2 dB SNDR,数字背景时序不匹配校准
机译:分离电容器DAC的数字域校准,无需额外的差分SAR ADC校准DAC
机译:具有快速FPGA仿真功能的SAR ADC的后台数字校准。
机译:具有双极性数字校准的13位噪声整形SAR-ADC
机译:74 dB动态范围625-KHz带宽二阶噪声整形SAR ADC利用温度补偿的动态放大器和数字不匹配校准