Cross-talk Noise; Gate Sizing; Soft Errors; Unified Optimization Framework;
机译:在工艺变化的情况下使用门调整大小来降低组合电路的软错误率
机译:使用门控尺寸进行软错误感知功率优化的通用方法
机译:容错型集成时钟门,用于在宽电压IOT处理器上优化时钟树功率
机译:统一的栅极尺寸确定公式,可在工艺变化下优化软错误率,串扰噪声和功率
机译:软错误:建模以及与功率优化的交互
机译:根据精确的测试和实际错误率通过权衡其名义上的显着性水平和功效来进行较小的II期临床试验
机译:使用门限大小的软错误感知功率优化的一般方法