Buffered networks; clock skew; post-silicon activity; process variation;
机译:有用的时滞时钟设计的屏蔽互连延迟的硅后分析
机译:EffiTest2:工艺变化下硅后时钟偏斜配置的有效延迟测试和预测
机译:EffIdest2:在过程变化下硅后时钟偏斜配置的高效延迟测试和预测
机译:硅后时钟转换(PSCI),用于减少缓冲时钟网络中过程变化引起的偏斜
机译:双参考信号硅后可重构时钟分配网络
机译:无线网络中时钟偏差和接收窗口选择的能量最小化算法
机译:减少缓冲时钟网络中的偏差及其变化的实用技术