A device model of nano-scale transistor for future CAD

机译：未来CAD纳米级晶体管的设备模型

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

In this paper, we propose a device model of silicon nano-scale wire transistor which includes the effects of elastic and inelastic scattering processes in carrier transport. Additionally, a possibility of silicon electrode for the wire transistor will be discussed.

机译：在本文中，我们提出了一种硅纳米级线晶体管的装置模型，其包括载流子的弹性和无弹性散射过程的影响。另外，将讨论用于线晶体管的硅电极的可能性。

著录项

来源
《International Conference The Experience of Designing and Applications of CAD Systems in Microelectronics》|2011年||共2页
会议地点
作者
Nishizawa Hideyuki; Shimizu Tatsuo; Itoh Satoshi;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类 TN4-53;
关键词
device model; nano-scale wire transistor; quantum transport;

机译：设备型号;纳米级线晶体管;量子传输;

相似文献

外文文献
中文文献
专利

1. Fabrication and Device Simulation of Single Nano-Scale Organic Static Induction Transistors [J] . Noboru OHASHI, Masakazu NAKAMURA, Norio MURAISHI, IEICE Transactions on Electronics . 2006,第12期

机译：单个纳米级有机静电感应晶体管的制造与器件仿真
2. Fabrication and Device Simulation of Single Nano-Scale Organic Static Induction Transistors [J] . N. Ohashi, N. Muraishi, M. Nakamura, 電子情報通信学会技術研究報告. 有機エレクトロニクス. Organic Material Electronics . 2006,第37期

机译：单个纳米级有机静电感应晶体管的制造与器件仿真
3. Non-orthogonal tight-binding models: Problems and possible remedies for realistic nano-scale devices [J] . Boykin Timothy B., Sarangapani Prasad, Klimeck Gerhard Journal of Applied Physics . 2019,第14期

机译：非正交紧束缚模型：现实的纳米级设备的问题和可能的补救措施
4. A device model of nano-scale transistor for future CAD [C] . Nishizawa Hideyuki, Shimizu Tatsuo, Itoh Satoshi 2011 11th International Conference on the Experience of Designing and Application of CAD Systems in Microelectronic . 2011

机译：用于未来CAD的纳米晶体管的器件模型
5. Modeling of Nano-Scale Transistors and Memory Devices for Low Power Applications [D] . Cao, Xi. 2016

机译：低功耗应用纳米尺度晶体管和存储器装置的建模
6. Two Dimensional Electrostrictive Field Effect Transistor (2D-EFET): A sub-60mV/decade Steep Slope Device with High ON current [O] . Saptarshi Das -1

机译：二维电致伸缩场效应晶体管（2D-EFET）：60mV /十倍以下陡峭斜率器件具有高导通电流
7. Propriétés électriques et modélisation des dispositifs MOS avanvés : dispositif FD-SOI, transistors sans jonctions (JLT) et transistor à couche mince à semi-conducteur d'oxyde amorphe. Electrical properties and modeling of advanced MOS devices : FD-SOI device, Junctionless Transistor, and Amorphous-Oxide-Semiconductor Thin Film Transistor [O] . Park So Jeong 2013

机译：支持和解释mOsavanvés：dispositif FD-sOI，transistor sans jonctions（JLT）ettransistoràcoucheminceàlele-conducteur d'oxyde amorphe。高级mOs器件的电气特性和建模：FD-sOI器件，无结晶体管和非晶氧化物半导体薄膜晶体管

A device model of nano-scale transistor for future CAD

摘要

著录项

相似文献

相关主题

期刊订阅