CMOS integrated circuits; buffer circuits; high-speed integrated circuits; integrated circuit design; phase detectors; 0.18 micron; 16 mW; 2.5 Gbit/s; 3.8 mW; 625 Mbit/s; TSMC; all digital deskew buffer design; circuit complexity reduction; confidence counter; data re;
机译:具有I / Q相输出的0.5V-V全数字时钟倾斜缓冲器
机译:具有占空比校正功能的快速锁定全数字去歪斜缓冲器
机译:具有可变占空比的全数字时钟去歪斜缓冲器
机译:全数字625Mbps和2.5Gbps偏移校正缓冲器设计
机译:功率和定时驱动最佳栅极,时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
机译:用全场数字乳房X线摄影比较数字乳房临床试验的计算读者设计与统计性能评估
机译:数字动态时钟去歪斜的设计