application specific integrated circuits; memory architecture; cache storage; buffer circuits; victim buffer; application-specific memory hierarchy; embedded system design; cache parameters; line size; PowerStone; MediaBench benchmarks; direct-mapped cache; memory-access energy; performance overhead; core-based platform; prefabricated platform;
机译:通过专用内存层次生成,提高嵌入式系统的能效
机译:一种用于分层共享内存开关的新缓冲区管理方案
机译:通过使用缓冲区合并和资源共享为特定应用SoC设计的功耗和面积效率NoC路由器设计
机译:在特定于应用程序的内存层次结构中使用受害者缓冲区
机译:受害者,侵略者和领导人:战后日本的等级制度,战争记忆和外交政策
机译:视觉工作记忆缓冲从视觉长期记忆中检索到的信息
机译:1在特定于应用程序的内存层次结构中使用受害者缓冲区