combinational circuits; circuit analysis computing; formal verification; circuit complexity; polynomial abstraction; circuit verification; combinational circuits; state space explosion; verification tools; sequential design blocks; model checking; design functionality; ForSyDe methodology; clock domain design; design refinements verification;
机译:从组合电路中进行字级抽象的高效符号计算,用于有限域验证
机译:用于改善NCL电路等效验证的可扩展性的抽象技术
机译:使用自动抽象对定时电路进行模块化验证
机译:多项式抽象,用于验证顺序实现的组合电路
机译:使用基于SAT的重新参数化和自动抽象提炼对大型工业电路进行验证。
机译:千伏锥束CT的临床实施用于验证乳腺癌患者的序贯和综合光子增强疗法
机译:用于验证顺序实现的组合电路的多项式抽象*
机译:调查中的组合和顺序开关电路中的危险