机译:用于串行链路的0.8 / splμ/ m CMOS 2.5 Gb / s过采样接收器和发送器
机译:用于嵌入式时钟串行链路的5 Gb / s低区域CDR
机译:具有用于串行通信链路的自适应最佳环路带宽校准器的10 Gb / s CDR
机译:用于高速串行数据链路的2-5 GB / S全差分3X过采样CDR
机译:用于高速串行数据链路的2-5 Gbps全差分3X过采样CDR。
机译:数据速率高达50 Gb / s的高速VCSEL的设计建模和制造
机译:用于高速串行数据链路的2-5 Gbps全差分3x过采样CDR