SPICE; buffer circuits; digital integrated circuits; SPICE subcircuits; core noise coupling; core noise simulation; device port transient responses; digital integrated circuits; input/output buffers; signal integrity simulation;
机译:具有马尔可夫输入和恒定输出速率的流体缓冲模型的时效行为
机译:沿配电TSV对的垂直链对峰峰值核心开关噪声,输出阻抗和去耦电容建模
机译:沿配电TSV对的垂直链对峰峰值核心开关噪声,输出阻抗和去耦电容建模
机译:输入/输出缓冲器的行为模型包括核心噪声耦合
机译:基于输入输出缓冲区信息规范的改进的行为建模
机译:突触背景噪声控制活体体外模型中单细胞的输入/输出特性
机译:包含核心噪声耦合的输入/输出缓冲器的行为模型