CMOS logic circuits; circuit simulation; clocks; logic circuits; 0.18 micron; CMOS technology; adiabatic logic circuits; charge recovery; energy efficiency; post layout simulations; power clock generators;
机译:使用时钟差分共源共栅绝热逻辑(CDCAL)的低功耗组合和顺序逻辑电路
机译:用于超低功率应用的可逆能量恢复逻辑电路及其8相时钟发生器
机译:两相正弦功率锁定准绝热逻辑电路
机译:绝热逻辑电路的电荷恢复电源时钟发生器
机译:超低功耗,单时钟功率绝热电路逻辑。
机译:利用时钟脉冲发生器合成遗传时序逻辑电路
机译:通过绝热逻辑电路的时钟电源减少栅极泄漏
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计