シリコンMOS量子ドット素子のゲート面積縮小化によるRF反射測定への影響

摘要

シリコン量子ドットは比較的長いコヒーレンス時間と、従来のCMOS微細加工技術との整合性が高いことから、将来の量子情報デバイスへの応用が期待されている。量子ドットのスピン状態の読み出し手法の一つとして、数μs程度のコヒーレンス時間内の読み出しが可能なRF反射測定がよく用いられている。しかし、大きなトップゲート面積を有するMOS構造ではトップゲートの寄生容量の影響が大きく高帯域での測定が比較的困難である。そこで本研究では、ゲート形成に電子線リソグラフィを採用することによってゲートの面積を縮小化し、RF反射測定を行った。