Random access memory; Field programmable gate arrays; Timing; Clocks; Jitter; DRAM chips; Temperature distribution;
机译:FPGA与高速DRAM的接口使设计师经受了考验
机译:处理基于DRAM的FPGA加速器网格格式实际图表,具有特定于应用的缓存机制
机译:FPGA平台中的有效运行时自适应混合Dram / Pram存储器
机译:高效节能的可重新配置系统级堆栈:加速器,FPGA和DRAM的3D集成
机译:DRAM / eDRAM和3D-DRAM的省电方法,利用工艺变化,温度变化,设备降级和内存访问工作负载变化,以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
机译:用于低延迟和低功耗3D堆叠DRAM的DRAM中缓存管理
机译:为FPGA网络应用构建灵活且可扩展的DRAM接口