Wires; Jitter; Probability density function; Transceivers; Solid state circuits; Phase locked loops; Substrates;
机译:具有免校准多相注入锁定TDC和自适应单音杂散消除方案的小数N DPLL
机译:基于2.8-3.8 GHz低杂散DTC的DPLL,具有65nm CMOS的D类DCO
机译:具有零阶插值的DTC非线性校准和两步混合相位偏移校准的完全合成的分数-N MDLL
机译:17.3使用时不变概率调制器的−58dBc最差分数阶杂散和−234dB-FoM抖动
机译:无型非线性DTC频率合成器的抖动概念