首页> 外文会议>Electrical Performance of Electronic Packaging, 2001 >Global multi-level reduction technique for nonlinear simulation ofhigh-speed interconnect circuits
【24h】

Global multi-level reduction technique for nonlinear simulation ofhigh-speed interconnect circuits

机译:全局非线性多级约简技术高速互连电路

获取原文

摘要

Presents two approaches for simulation of large interconnectnetworks with linearonlinear terminations. The first approach issuitable in forming macromodels of interconnect networks in order to usethem repeatedly in different configurations. The second approach is anonlinear time-domain circuit reduction technique that reduces the wholeinterconnect network including the nonlinear/linear terminations. Thismethod is independent of the number of ports in the system
机译:提出了两种用于仿真大型互连的方法 具有线性/非线性终端的网络。第一种方法是 适用于形成互连网络的宏模型以便使用 他们反复以不同的配置。第二种方法是 非线性时域电路约简技术 包括非线性/线性终端的互连网络。这 方法与系统中的端口数无关

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号