Accuracy; Bandwidth; Gain; Hybrid power systems; Pipelines; Power demand; Prototypes;
机译:自适应抵消静态和动态失配误差,可实现具有超过87dB SFDR和77dB峰值SNDR的600-MS / s DAC
机译:一个14 b 35 MS / s SAR ADC,在40 nm CMOS中实现75 dB SNDR和99 dB SFDR,并带有环路嵌入式输入缓冲器
机译:具有84.8 dB SFDR和72 dB SNDR的14位80 MS / s CMOS ADC
机译:48 FJ / CS,74 DB SNDR,87 DB SFDR,85 dB THD,使用混合动态放大器的30 MS / S流水线ADC
机译:具有48dB SFDR的10位DC-20 GHz多归零DAC
机译:ADAM17介导的ACE2脱落动力学应用于雄性db / db小鼠胰岛的研究
机译:具有89 dB SFDR和74.5 dB SNR的14位100 MS / S SHA的流水线ADC