Phase locked loops; Detectors; Voltage-controlled oscillators; Phase noise; Power demand; Harmonic analysis; Charge pumps;
机译:在40 nm CMOS中的42 mW 200 fs抖动60 GHz二次采样PLL
机译:用于外部干扰下的快速重新锁定子采样PLL的正交子采样相位检测器
机译:采用65nm CMOS的−40 dB EVM,77 MHz双频带可调增益子采样接收器前端
机译:9.6 MW低噪声毫米波子采样PLL,在65 nm CMOS中,具有较少分配的子采样锁定仪检测器
机译:65 nm CMOS技术中毫米波/太赫兹电路耦合传输线的电磁建模。
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:2.2GHz 7.6mW子采样pLL,带有-126dBc / Hz带内相位噪声和0.18μmCmOs中的0.15psrms抖动