AES 暗号化回路の実装方法に依存しないCPA 対策回路

摘要

本研究では，AES 暗号を対象としてAES 暗号のSubBytes，乗算，二乗算を用いた対策回路を提案・設計した．そして，default 版，対策回路22 種類をFPGA上に実装し，回路規模を比較し，CPA 評価を行った．対策回路を用いた場合，default 版と比べて回路規模はSubBytes の場合1.77 倍，乗算を用いた場合1.74 倍，二乗算を用いた場合1.35 倍となった．CPAで得られた解析バイト数は 非線形演算回路の連結数を増加させるにつれ，最大相関係数は小さくなり，1 万波形使用時の解析されたバイト数は少なくなった．SubBytes を用いた場合は1Byte，乗算を用いた場合は5Bytes，二乗算を用いた場合は1Byte という結果が得られた．また，同回路規模で比較した場合，二乗算を用いた対策が最も回路量あたりのCPA耐性が高いということが分かった．今後の課題と，10 万波形用いてCPA攻撃を行った際のCPA耐性の評価と加算や減算など単純な回路を用いた場合のCPA耐性評価を行い，対策としてより効果的な演算回路を見つけることである．