首页> 外文会议>IEEE Workshop on Signal Processing Systems >Method for Decreasing Computation Load and Memory Access Frequency during Interpolation for Video Coding
【24h】

Method for Decreasing Computation Load and Memory Access Frequency during Interpolation for Video Coding

机译:用于减少视频编码插值期间计算负载和存储器访问频率的方法

获取原文

摘要

This paper proposes a method to address the computation load and memory access frequency problems during interpolation for video processing (coding or decoding). The motion compensation process in video processing is computationally intensive and takes considerable computation time of the system, while the interpolation step in the process incurs the heaviest computation load. Exploiting the characteristics of strong correlation between natural images in a frame, this paper proposes a patented method that stores the computed interpolation values and then manages the values using memory address rotation (MAR) technique to decrease the computation load and memory access frequency.
机译:本文提出了一种解决视频处理的插值期间解决计算负载和存储器访问频率问题的方法(编码或解码)。视频处理中的运动补偿过程是计算密集的,并且可以实现系统的相当大的计算时间,而过程中的插值步骤会引发最重的计算负载。利用框架中自然图像之间的强相关性的特征,提出了一种专利方法,其存储计算的插值值,然后使用存储器地址旋转(MAR)技术来管理值以降低计算负载和存储器访问频率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号