Logic gates; Iron; Two dimensional displays; Hysteresis; Couplings; FinFETs;
机译:自加热对负电容FINFET的影响:器件电路交互
机译:基于超薄体硅和单层MOS2的负电容MOSFET的性能评估与装置物理研究
机译:具有HFO2的铁电栅极堆叠的无连接门 - 全周范围纳米线负电容FET的装置设计指南
机译:负电容FET的器件结构效应,SPICE建模和电路评估
机译:飞机结构安全:显式和隐式安全措施以及不确定性降低机制的影响。
机译:揭示3D FinFET电子设备中的结构和成分信息
机译:短通道负电容FET及其应用中漏极引起的屏障分析及其应用
机译:控制装置增益和延迟时间对结构安全的影响