Zinc oxide; Varistors; Arresters; II-VI semiconductor materials; Surges; Insulators; Dielectrics;
机译:通过定制烧结工艺优化高居里温度PMN-PHT压电陶瓷的结构和电性能
机译:烧结工艺对ZnO-V_2O_5-MnO_2-Nb_2O_5压敏陶瓷电性能和时效行为的影响
机译:烧结工艺对ZnO–V 2 sub> O 5 sub> –MnO 2 sub> –Nb 2 sub>电性能和时效行为的影响> O 5 sub>压敏电阻陶瓷
机译:优化烧结工艺以改善氧化锌压敏电阻的电性能
机译:(氧化锌)压敏电阻中晶粒边界的电学表征
机译:优化Bi2O3和TiO2以实现ZnO低压敏电阻的最大非线性电性能
机译:加工条件对根据可用的纳米晶体ZnOE电子补充信息制备的压敏电阻的影响:1)与Sb,Bi和Co涂覆前后的纳米ZnO样品的HRTEM相关的EDX; 2)添加所有掺杂剂后,在300°C下煅烧的压敏电阻粉末的HRTEM和EDTEM与HRTEM相关; 3)在1050°C烧结的核壳压敏电阻样品的FESEM与EDX相关。参见http://www.rsc.org/suppdata/jm/b3/b306280e/
机译:烧结规程和样品几何对高场压敏电阻材料电学和物理性能的影响