動的バイナリーニューラルネットのハードウェア実装について

摘要

3 接続動的バイナリーニューラルネット(3-1DBNN[1])のFPGA を用いたハードウェア実装を行う．FPGA を用いて，3-1DBNN の基本回路を設計した．今後の課題として，結合パラメータを決める学習法などのハードウェア実装が考えられる．