Transistors; Shape; Heuristic algorithms; Dynamic programming; Standards; Libraries; Optimization;
机译:低于10 nm VLSI的增强的最优多行详细放置,可减轻邻居扩散效应
机译:低于10 nm VLSI的增强的最优多行详细放置,可减轻邻居扩散效应
机译:双行高度标准单元的VLSI设计的详细布局算法
机译:SUB-10nm VLSI的产量和模型 - 硬件相关性改进的最佳多行详细放置
机译:VLSI布局算法可提供更好的详细布线能力。
机译:分析型热放置,可提高VLSI的使用寿命并降低最小性能差异