AD変換器の冗長設計

摘要

半導体集積回路によるアナログーデジタル変換器(AD変換器：ADC)の変換精度は用いるプロセスの素子精度，電源電圧，周囲温度などの変動要因の影響を受けるために，これら変動に対して影響を受けにくい，すなわち変動に対してマージンを持たせることができる冗長設計が製品の変換精度補償，信頼性および歩留まり向上に大きく影響している。特に，近年のCMOSプロセスの微細化に伴う素子精度やマッチング特性の劣化，電源電圧の低電圧化などにより設計マージンが減少し，10ビット以上の高精度ADCの設計が複雑になってきている.このような背景から変換精度補償を含む冗長設計の重要性が増している.各種変動要因に対してロバストな冗長設計は古くから行われており，さまざまな方式の開発により高精度ADCの安定した製品化に寄与してきた.