Delays; Clocks; Sequential circuits; Analytical models; Algorithm design and analysis; Integrated circuit modeling;
机译:FA-STAC:用于快速准确耦合的静态时序分析的算法框架
机译:考虑通信资源冲突的多处理器平台快速准确时序分析的混合仿真方法
机译:快速二阶统计静态时序分析的实时参数降维方法
机译:静态定时分析中的常见路径悲观中的一种快速准确的方法
机译:定制设计面料的新型静态时序分析方法
机译:大型城市道路网络上的准确快速路径计算:一种通用方法
机译:TaU 2014在时序分析中消除常见路径悲观主义的比赛