多並列化降圧DC-DCコンバータのRC積分器ヒステリシス制御による高効率化の検討

摘要

本研究では、RC積分器を用いたヒステリシス制御を使って並列数可変制御を提案した。従来回路·提案回路共に設計値による影響はあるが、提案回路の方がトレードオフによる影響が多ないため、設計が容易といえる。また、電力変換効率に関レても提案回路の方が全出力電流範囲においても高い電力変換効率を維持できる。本研究の手法を用いることで、設計が容易で出力電流がどhなに大きくても高い電力変換効率を維持することができる。また、並列数が変化しても、出力電圧V_outが14±0.5Vの範囲に収めることができた。