Clocks; Field programmable gate arrays; Generators; Hardware design languages; IP networks; Synchronization; Universal Serial Bus; Alldigital PHY; PHY; USB 2.0; UTM; UTMI; full-speed;
机译:USB2.0 EHCI准拠:USB2.0 HOST,设备,HS OTG,PHYUSB3.0 SuperSpeed xHCI准拠:USB3.0 HOST,设备,双角色设备,OTG,PHY
机译:USB2.0外围设备IP核心系统的容错设计和测试
机译:USB2.0外围设备IP核心系统的容错设计和测试
机译:Verilog合成USB 2.0全速设备PHY IP
机译:USBWall:一种新颖的安全机制,可防止恶意重新编程的USB设备。
机译:勘误表:丝绸上的硅电子产品是通往可生物吸收可植入设备的途径物理来吧95133701(2009)
机译:具有Qucs Verilog-A模拟模块合成的紧凑型半导体器件建模的新方法