DVFS; Graph 500; algorithm; data-intensive; latency-aware; power management;
机译:具有电压-频率岛的多核系统中动态电压/频率缩放的最优性
机译:工艺变化下多核处理器的热感知动态电压频率缩放
机译:全局异步局部同步结构中细粒度动态电压和频率缩放的数字锁频环的体系结构和鲁棒控制
机译:数据密集型应用的多核架构上的延迟感知动态电压和频率缩放
机译:在多核架构中启用动态电压和频率缩放。
机译:在智能教室中动态部署多模式学习分析应用程序的可扩展架构
机译:针对数据密集型应用的多核架构上的延迟感知动态电压和频率调整