DSP+FPGA; PD radar; parallel processing algorithm; pipeline optimization;
机译:基于FPGA的脉冲多普勒雷达系统信号处理的实现架构
机译:基于多核DSP和串行RapidIO互连的大规模并行机上脉冲多普勒雷达信号处理链的实时并行实现
机译:FMCW多通道雷达的雷达信号处理并行和流水线硬件实现
机译:基于多IC架构的高分辨率雷达信号处理系统的平行实现
机译:用于数字信号处理器上的DSP和通信算法及系统实现的内存引用减少和利用并行性
机译:基于光子学的实时超高分辨率雷达具有宽带信号生成和处理功能
机译:基于多核DSP和串行RapidIO互连的大规模并行机上脉冲多普勒雷达信号处理链的实时并行实现