机译:折叠电路合成:使用双边缘触发触发器的最小面积逻辑合成
机译:使用互补式通过晶体管电路的低功耗边沿触发和逻辑嵌入式触发器
机译:具有低功耗Cmos Vlsi电路的高效嵌入式逻辑的双动态触发器设计
机译:折叠电路合成:使用双边缘触发触发器的逻辑简化
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:拟议的双边沿触发静态D型触发器中的MOSFET沟道宽度和电源电压的多目标优化采用模糊非支配排序遗传算法II
机译:用于低功耗Cmos Vlsi电路的高效嵌入式逻辑双动态触发器设计