TDC; FPGA; delay line; ring oscillator;
机译:支持运行时间估计和补偿的时间数字转换器的新颖FPGA实现
机译:在现场可编程门阵列(FPGA)中实现的高分辨率时间数字转换器(TDC),具有补偿的过程电压和温度(PVT)变化
机译:用于实现强大的基于现场可编程门阵列的时间数字转换器的运行时校准方案
机译:支持工作条件变化的运行时估计的时间数字转换器的新FPGA实现
机译:在FPGA上设计和实现高分辨率,多次命中的时间数字转换器(TDC)。
机译:在具有实时温度校正的60 nm FPGA中实现的8.8 ps RMS分辨率时间数字转换器
机译:实现多通道,基于环形振荡器,Vernier FpGa中的时间 - 数字转换器:关键设计要点和构造方法