3D System-on-Chip test; test access mechanism; wrapper design; wrapper optimization;
机译:基于TSV 3D SoC的测试包装长度和TSV的共同优化
机译:基于TSV的3D SOC的测试包装优化
机译:电路的TSV最小化—分区3D SoC测试封装设计
机译:使用基于TSV的3D SOC优化嵌入式内核的测试包装
机译:基于TSV的3D堆叠式IC的测试设计和测试优化技术。
机译:3D可打印聚乳酸装置的开发和测试优化水生物化方法
机译:集成包装器设计,TAM分配和测试计划以进行SOC测试优化