DAC; binary; delay balancing; low noise latch;
机译:电荷控制延迟元件可在1.2V,65nm CMOS中实现广泛的线性功率高效MPCG-MDLL
机译:具有65nm CMOS复用gm级的1.2V高转换增益混频器
机译:具有脉冲误差预失真和带内噪声消除功能的12位2 GS / s双速率混合DAC在65 nm CMOS中在1 GHz时达到> 74 dBc SFDR和<-80 dBc IM3
机译:3GS / S,9B,1.2V单电源,纯二进制DAC与&#X003E; 50dB SFDR高达1.5gHz在65nm CMOS中
机译:空中的液滴蒸发:单轴声悬浮器中的纯液滴和二元液滴
机译:用于65nm CMOS技术的无线应用的1.2V宽带可重构混频器