ワードレベル論理式の充足可能性判定問題を利用したシステムレベル設計デバッグ支援手法

摘要

本稿では、システムレベル設計におけるバグ位置特定手法を提案した.これは、ゲートレベルにおけるバグ位置特定手法をシステムレベル設計に拡張したものであるが、バグの修正方法の候補が多すぎるためにデバッグに有用な情報が得られなかった.これに対しては、バグモデルを定義する手法を提案した.バグモデルとしては、分岐条件の誤り、演算の引数誤りの2つを提案し、これらに関して実験により評価を行い、バグモデルとして定義されているバグが設計中に存在する場合には、提案手法によりバグの修正候補の数を絞り、デバッグを行う事が可能であることを示した.